T7. Métricas de calidad en el diseño digital

Caracterización de una familia lógica

Una familia lógica se caracteriza observando las propiedades del **inversor**. Se trata de un circuito fácil de analizar (con una sola entrada y una salida) y su comportamiento es extrapolable a puertas lógicas más complejas.







V_{IN}	V_O
'0'	'1'
'1'	'0'

Tecnología CMOS

Particularizando el análisis de las métricas de calidad en la tecnología CMOS,

- Si $V_{IN} = '0'$, el transistor PMOS se pone a ON mientras que el NMOS se pone a OFF, el valor devuelto es $V_O = '1'$.
- Si $V_{IN} = '1'$, el transistor PMOS se pone a OFF mientras que el NMOS se pone a ON, el valor devuelto es $V_O = '0'$.





<u>Nota:</u> tener en cuenta que los valores lógicos '0' y '1' son **representaciones simbólicas** de algún valor de tensión. Por ejemplo, si se considera 5V para representar el '1' y 0V para el '0', además de V_I la tensión de entrada al inversor y

V_O la tensión de salida. Si $V_I = 0V \Rightarrow V_O = 5V$, y si $V_I = 5V \Rightarrow V_O = 0V$, pero si el valor de V_I se encuentra entre 0 y 5 se pueden interpretar dos situaciones (los casos donde $0V < V_I < 5V$ encuentra en la **región prohibida**):



Curva VTC (Voltage Transfer Characteristic)

Caracterización de un circuito lógico: fiabilidad y robustez

A partir de la curva VTC anterior, que relaciona la entrada y la salida de un sistema (en este caso un inversor), se define una serie de parámetros que determinarán la **robustez** de la familia lógica correspondiente:

- V_{OH} = Nivel alto de salida.
- V_{OL} = Nivel bajo de salida.
- V_{IL} = Valor máximo de entrada, interpretado como '0' por el inversor.
- V_{IH} = Valor mínimo de entrada interpretado como '1' por el inversor.
- NM_L = Margen de ruido para entrada baja ('0'): $V_{IL} - V_{OL}$
- NM_H = Margen de ruido para entrada baja ('1'): $V_{OH} - V_{IH}$





Cuanto mayores sean los márgenes de ruido existe mayor probabilidad de poder interpretar un '0' o un '1'.

Inversor CMOS

Siempre hay un camino a tierra o a V_{DD} (pero nunca los dos simultáneamente).



- Si V_{IN} = '0', se sustituye el transistor PMOS por una resistencia y el transistor NMOS por un conmutador.



$$R_P = \frac{1}{\left[k_P\left(\frac{W}{L}\right)_P\left(V_{DD}-\left|V_{TP}\right|\right)\right]} \Rightarrow R_p = K_P\left(\frac{L_P}{W_P}\right)$$

- Si V_{IN} = '1', se sustituye el transistor NMOS por una resistencia y el transistor PMOS por un conmutador.



$$R_N = \frac{1}{\left[k_N\left(\frac{W}{L}\right)_N\left(V_{DD}-\left|V_{TN}\right|\right)\right]} \Rightarrow R_N = K_N\left(\frac{L_N}{W_N}\right)$$

En la gráfica siguiente se aprecia que $V_{OH} = V_{DD}$ y $V_{OL} = 0$, además, por definición se consideran V_{IL} y V_{IH} los puntos de la curva cuya pendiente es $\frac{dV_O}{dV_i} = -1$. A partir de estos valores se obtienen los **márgenes de ruido**.



Caracterización de un circuito lógico: Velocidad

La **velocidad** se caracteriza inicialmente a través de los **retardos de propagación** de las puertas lógicas. Los retardos de propagación de las señales entre puertas lógicas empiezan a aproximarse a los propios retardos de puerta, por lo que deben tenerse en cuenta.

- t_{pHL} es el retardo de propagación de alta a baja.
- t_{pLH} es el retardo de propagación de baja a alta.
- t_f es la pendiente del tiempo de bajada.
- t_r es la pendiente del tiempo de subida.



El retardo de propagación global es la media de los dos retardos $t_p = \frac{(t_{pHL} + t_{pLH})}{2}$.

Retardos de propagación del inversor CMOS

Existe un comportamiento dinámico del modelo de conmutación.



Se trata, por tanto, del proceso de carga o descarga de una capacidad a través de una resistencia.

— La figura de la izquierda representa una conmutación '0' → '1', **carga de capacidad**. El retardo de propagación de baja a alta, t_{pHL}, se define como el tiempo requerido para alcanzar a la salida el 50% de su valor final.

En CMOS $V_{OH} = V_{DD}$, por tanto $V_O(t_{pLH}) = \frac{V_{DD}}{2}$. Del tema 2, el proceso de carga de un condensador a través de una resistencia es:

$V_O(t) = -V\left(e^{-\frac{1}{RC}(t-t_1)} - 1\right)$.

Si se sustituye $V = V_{DD}$, $V_O(t_{pLH}) = \frac{V_{DD}}{2}$, $R = R_p$, $C = C_L$, $t = t_{pLH}$ y $t_1 = 0$:

$\frac{V_{DD}}{2} = -V_{DD}\left(e^{-\frac{t_{pLH}}{R_p C_L}} - 1\right)$, despejando t_{pLH}: $t_{pLH} = ln(2)\, R_p C_L = 0.69\, R_p C_L$.

— La figura de la derecha representa una conmutación '1' → '0', **descarga de capacidad**. El retardo de propagación de alta a baja, t_{pLH}, se define como el tiempo requerido para alcanzar a la salida el 50% de su valor final.

En CMOS $V_{OH} = V_{DD}$ y $V_{OL} = 0$, por tanto $V_O(t_{pHL}) = \frac{V_{DD}}{2}$. Del tema 2, el proceso de descarga de un condensador a través de una resistencia es:

$V_C(t) = V\, e^{-\frac{1}{RC}(t-t_2)}$.

Si se sustituye $V = V_{DD}$, $V_O(t_{pHL}) = \frac{V_{DD}}{2}$, $R = R_N$, $C = C_L$, $t = t_{pHL}$ y $t_2 = 0$:

$\frac{V_{DD}}{2} = V_{DD}\, e^{-\frac{t_{pHL}}{R_N C_L}}$, despejando t_{pHL}: $t_{pHL} = ln(2)\, R_N C_L = 0.69\, R_N C_L$.

Es conveniente hacer los retardos de propagación lo más **simétricos** posibles, y esto se consigue igualando $R_N = R_p$. Si se hace $R_N = R_p = R$, entonces $t_p = 0.69\, R\, C_L$. De este modo, al aumentar el valor de C_L el retardo aumenta, y C_L aumenta cuando se conectan más puertas lógicas a la salida del inversor.

<u>Nota:</u> El **Fan-out** es el número de puertas conectadas a la salida de la puerta en consideración. Por lo que a mayor fan-out, mayor retardo.

También se observa que si R disminuye, disminuye a su vez el retardo. Si queremos disminuir R para aumentar la velocidad se deberá disminuir, tanto R_N como R_p. Para ello se fija L_N y L_p al mínimo permitido y se aumenta W_N y W_p hasta igualar R_N y R_p. Sin embargo, si aumentamos la **anchura de canal** de los transistores (W) aumentan también sus capacidades, que se sumarán a la capacidad de carga C_L.





Es decir, $C_L = C_{int} + C_{ext}$, donde C_{int} es la componente de C_L debida al propio inversor y C_{ext} la componente de C_L debida a las puertas conectadas a la salida del inversor.

- Si $C_{ext} \gg C_{int}$, el aumento de W_N y W_p puede ser beneficioso porque R_N y R_p (y por tanto R) disminuyen más de lo que aumenta C_L.
- Pero si $C_{int} \gg C_{ext}$, el aumento de W_N y W_p provoca una disminución de R_N y R_p (y por tanto R) en la misma medida que aumenta C_L. Por lo tanto, la velocidad no mejoraría y estaríamos aumentando el consumo de área innecesariamente.



Como el retardo de propagación es $t_p = 0.69\, R\, C_L$, si el fan-out aumenta entonces C_L aumenta (más C_{Ix}) por lo que t_p aumenta, si el W_N y W_p aumentan entonces R_N y R_p disminuyen (y por tanto R) pero C_L aumenta (crece C_{O1}).

Caracterización de un circuito lógico: Consumo de potencia

El consumo/disipación de potencia media (Watios), marca principalmente la vida de la batería (en horas). La **potencia instantánea**, más concretamente los **picos de potencia**, determinan el diseño del cableado, imponen límites en el encapsulado y además, afecta a los márgenes de ruido y la fiabilidad del sistema.

Existen dos tipos de fuentes de **disipación de potencia**:

- Disipación de **potencia estática:** Potencia consumida en situación estable.
- Disipación de **potencia dinámica**: Potencia consumida como consecuencia de una transición de estados de salida.

En tecnología CMOS, apenas hay consumo de potencia estática, la que hay es debida esencialmente a **corrientes de fugas**. En este tipo de tecnología, la principal componente de consumo es dinámica, y es consecuencia de la carga y descarga de la capacidad de salida de las puertas lógicas.

Existe una tercera componente de consumo de potencia, denominada de **cortocircuito**, asociada a la transición de estados. Durante este proceso, hay un intervalo de tiempo donde se habilita un paso de corriente entre la alimentación y tierra (tanto el transistor NMOS como el PMOS están activos).

— El consumo de potencia dinámica es aproximadamente el 90% del consumo actual. Sin embargo este consumo se puede disminuir: disminuyendo la capacidad de carga (fanout), disminuyendo la tensión de alimentación o disminuyendo la frecuencia (velocidad).

$$P = C_L V_{DD}^{\ 2} f_{0 \to 1}$$





— El consumo de potencia de cortocircuito (NMOS y PMOS activos) es aproximadamente el 8% del consumo actual, y depende de la capacidad de carga (fanout). Este paso de corriente no se usa para cargar el condensador y realizar la transición de '0' a '1'.

$$P = C_L V_{DD}^2 f_{0\to1} + t_{sc} V_{DD} I_{pico} f_{0\to1}$$



— El consumo de potencia estática (fugas) es aproximadamente el 2% del consumo actual y depende principalmente del proceso de fabricación. Son corrientes muy pequeñas que circulan aunque el transistor esté apagado.

$$P = C_L V_{DD}^2 f_{0\to1} + t_{sc} V_{DD} I_{pico} f_{0\to1} + V_{DD} I_{fugas}$$



Inversores en cascada: Propiedad regenerativa

Una puerta lógica con propiedad regenerativa es capaz de corregir pequeñas alteraciones en la señal perturbada. Es decir: si la tensión de salida se desvía un poco (por ruido o interferencias), la puesta actúa para devolver esa tensión al valor lógico correcto, un '0' (tensión baja) o '1' (tensión alta).



La aplicación de este tipo de puertas lógicas es la distribución de la señal de reloj en circuitos integrados digitales.



Inversores en cascada: Optimización de retardos

Considérese un **inversor** (INV) con una **capacidad de entrada** C_I y una **capacidad de salida** C_O. Imaginando un módulo M conectado a su entrada y una **carga** (C_L) a su salida.





Asumiendo **retardos simétricos** y $C_L \gg C_O$, los retardos en el inversor serían:

$t_p = t_{pHL} = t_{pLH} = 0.69\, R\, C_L \qquad (R_p = R_N = R).$

Se cumple que si $W \uparrow$ (siendo W la anchura de los transistores) $\Rightarrow R \downarrow \Rightarrow t_p \downarrow$. Pero si $W \uparrow \Rightarrow C_I \uparrow$ y por lo tanto el retardo de la etapa anterior (M) se verá afectado.

<u>Nota:</u> A mayor número de inversores, menor es el tiempo que tarda.

Considerando un caso particular donde se tengan tres inversores, siendo el segundo s veces más grande (mayor anchura) que el primero y el tercero s veces más grande que el segundo (es decir, s^2 veces más que el primero).





Se cumple:

- $C_{I2} = s\, C_{I1}, \quad C_{I3} = s\, C_{I2} = s^2\, C_{I1}.$
- $C_{O2} = s\, C_{O1}, \quad C_{O3} = s\, C_{O2} = s^2\, C_{O1}.$
- $R_2 = \frac{R_1}{s}, \quad R_3 = \frac{R_2}{s} = \frac{R_1}{s^2}.$

Por lo tanto, de una etapa a la siguiente la resistencia disminuye s veces y las capacidades (de entrada y salida) aumentan en la misma proporción.

El retardo total sería:

$$t_p = t_{pHL} = t_{pLH} = 0.69\, R_1 \left(C_{O1} + C_{I2}\right) + 0.69\, R_2 \left(C_{O2} + C_{I3}\right) + 0.69\, R_3 \left(C_{O3} + C_L\right) \Rightarrow$$

$$\Rightarrow t_p = 0.69\, R_1 \left(C_{O1} + s\, C_{I1}\right) + 0.69 \left(\frac{R_1}{s}\right)\left(s\, C_{O1} + s^2\, C_{I1}\right) + 0.69 \left(\frac{R_1}{s^2}\right)\left(s^2\, C_{O1} + C_L\right) \Rightarrow$$

$$\Rightarrow t_p = 0.69\, R_1 \left(C_{O1} + s\, C_{I1}\right) + 0.69\, R_1 \left(C_{O1} + s\, C_{I1}\right) + 0.69\, R_1 \left(C_{O1} + \frac{C_L}{s^2}\right) \Rightarrow$$

$$\Rightarrow t_p = 2 \cdot 0.69\, R_1 \left(C_{O1} + s\, C_{I1}\right) + 0.69\, R_1 \left(C_{O1} + \frac{C_L}{s^2}\right).$$

De modo general para N inversores:

$$t_p = (N - 1) \cdot 0.69\, R_1 \left(C_{O1} + s\, C_{I1}\right) + 0.69\, R_1 \left(C_{O1} + \frac{C_L}{s^{N-1}}\right).$$

En el caso en el que se cumple (escalado ideal):

$$s = \sqrt[N]{\frac{C_L}{C_{I1}}} \rightarrow t_p = 0.69\, N\, R_1 \left(C_{O1} + s\, C_{I1}\right).$$

Para calcular el número de etapas N que minimiza el retardo se debe derivar (con respecto a N, en número de inversores) y se iguala a cero la expresión de t_p.

$$t_p = 0.69\, N\, R_1 \left(C_{O1} + C_{I1} \sqrt[N]{\frac{C_L}{C_{I1}}}\right) \rightarrow \frac{dt_p}{dN} = 0,$$

quedando: $0.69 \left[R_1\, C_{O1} + R_1\, C_{I1} \left(\sqrt[N]{\frac{C_L}{C_{I1}}} + N \sqrt[N]{\frac{C_L}{C_{I1}}} \cdot \frac{ln\left(\frac{C_L}{C_{I1}}\right)}{-N^2}\right)\right] = 0.$

Despejando N y asumiendo pequeño el retardo intrínseco de la primera etapa, el número de etapas óptimo viene dado por la expresión: $N = ln\, \frac{C_L}{C_{I1}}$.



En una situación real no se cumple que $s = \sqrt[N]{\frac{C_L}{C_{I1}}}$ para s y N enteros. Por lo que se redondea N al número entero más próximo (par o impar según el interés de invertir la entrada o no). Se procura también escalar por un número entero (escalados entre 2 y 4 dan buenos resultados).

En una situación real el **número de inversores** tiene que ser: un número entero **impar** si queremos salida negada (inversor) o un número entero **par** si queremos

salida no negada (memoria, o buffer). Además hay que escalar por un factor que permita la fabricación del chip (normalmente un número entero).

— Ejemplo: Considerar un inversor simétrico de tamaño mínimo conectado a una capacidad de carga $C_L = 200\,pF$.

a) Obtener los retardos de propagación.
b) Optimizar el retardo mediante una cadena de inversores. Asumir que el primer inversor de la cadena es el del apartado anterior.



Proceso tecnológico CMOS		
	NMOS	PMOS
L_{min}	1µm	
W_{min}	10µm	
V_{DD}	5V	
R_{ON}	15(L/W) (KΩ)	45(L/W) (KΩ)
C_{OX}	1.75LW	*L y W deben especificarse en µm*

$1\mu=10^{-6}$ $1n=10^{-9}$

$1p=10^{-12}$ $1f=10^{-15}$

Las capacidades intrínsecas de entrada y salida de un inversor CMOS se pueden aproximar mediante las expresiones: $C_I=1.5(C_{OXN}+C_{OXP})$ y $C_O=C_{OXN}+C_{OXP}$

1.a- Retardo del inversor con una carga $C_L = 200\,pF$.



Tamaño mínimo para ser simétrico (i.e., $R_p = R_N$)

$\Rightarrow L_p = L_N = 1\mu m \quad W_N = 10\mu m \quad W_p = 30\mu m.$

Para estas dimensiones: $R_N = 15 \cdot \left(\frac{1\mu m}{10\mu m}\right) = 1.5\,K\Omega \quad R_p = 45 \cdot \left(\frac{1\mu m}{30\mu m}\right) = 1.5\,K\Omega.$

En cuanto a las capacidades:

$C_{OXN} = 1.75 \cdot 1 \cdot 10 = 17.5\,fF \quad C_{OXP} = 1.75 \cdot 1 \cdot 30 = 52.5\,fF \Rightarrow$

$\Rightarrow C_I = 1.5\,(17.5 + 52.5) = 105\,fF \quad C_O = 17.5 + 52.5 = 70\,fF.$

Retardos de propagación ($R = R_N = R_p = 1.5\,K\Omega$):

$t_p = t_{pHL} = t_{pLH} = 0.69\,R\left(C_O + C_L\right) = 0.69 \cdot 1.5 \cdot 10^3\left(70 \cdot 10^{-15} + 200 \cdot 10^{-12}\right) \approx$

$\approx 0.69 \cdot 1.5 \cdot 10^3\left(200 \cdot 10^{-12}\right) = 207 \cdot 10^{-9} \approx 210\,ns.$

1.b- Optimización con cadena de inversores.



Número de etapas (N): $N = ln\left(\frac{C_L}{C_{I1}}\right) = ln\left(\frac{200 \cdot 10^{-12}}{105 \cdot 10^{-15}}\right) = ln(1904.76) = 7.55.$

Escalado entre etapas: $s = \sqrt[7.55]{\frac{C_L}{C_{I1}}} = \sqrt[7.55]{1904.76} = 2.718 = e.$

Por lo tanto, $N = 7.55$ inversores con un escalado $s = 2.718$. Pero para poder realizar esto se debe ajustar N y s a números enteros.

Número de etapas (N): $N = 7.55$, como no se pueden meter un número decimal de etapas, se deben elegir el número impar más próximo para que la salida invierta la entrada $\Rightarrow$ $N = 7$.

Escalado entre etapas: $s = \sqrt[7]{\frac{C_L}{C_{I1}}} = \sqrt[7]{1904.76} = 2.94$, se escala por un valor entero (para garantizar la posible fabricación del circuito integrado) $\Rightarrow$ $s = 3$.

Como el número de inversores y el escalado no 'encaja' perfectamente entre C_I y C_L hay que usar la siguiente ecuación para obtener los retardos de propagación:

$t_p = t_{pHL} = t_{pLH} = (N - 1) \cdot 0.69\, R_1 \left(C_{O1} + s\, C_{I1}\right) + 0.69\, R_1 \left(C_{O1} + \frac{C_L}{s^{N-1}}\right)$. Sustituyendo los valores por $N = 7$ y $s = 3$, se obtiene:

$t_p = (7 - 1) \cdot 0.69 \cdot 1.5 \cdot 10^3 \left[70 \cdot 10^{-15} + \left(3 \cdot 105 \cdot 10^{-15}\right)\right] + 0.69 \cdot 1.5 \cdot 10^3 \left(70 \cdot 10^{-15} + \frac{20 \cdot 10^{-12}}{3^{7-1}}\right) \approx$
$\approx 2.7\, ns.$

En conclusión:





Pero si en lugar de poner 7 inversores se meten 5 o 9, se observa:

$s = \sqrt[5]{\frac{C_L}{C_{I1}}} = \sqrt[5]{1904.76} = 4.528 \approx 5,$ $\qquad s = \sqrt[9]{\frac{C_L}{C_{I1}}} = \sqrt[9]{1904.76} = 2.314 \approx 2.$

En el caso de $N = 5$ inversores con un escalado $s = 5$,



En el caso de $N = 9$ inversores con un escalado $s = 2$,



Oscilador en anillo

Un **lazo cerrado** formado por un número **impar** de inversores proporciona un oscilador digital.





Dados N inversores idénticos: $f_{osc} = \frac{1}{N \cdot (t_{pHL}+t_{pLH})}$.

La aplicación de este oscilador es para testeo y verificación de tecnología, y para VCO (Voltage-Controlled Oscilator) para PLL (Phase-Locked Loop).

— Ejemplo: Estimar la frecuencia de oscilación de un oscilador formado por 11 inversores de tamaño mínimo con retardos simétricos. Considerar el mismo proceso tecnológico que en el ejercicio anterior (cadena de inversores).

Para 11 inversores idénticos: $f_{osc} = \frac{1}{11 \cdot (t_{pHL} + t_{pLH})}$.

Se necesitan los retardos de propagación, en este caso la carga de cada inversor de la cadena es otro inversor.



$$C_L = C_{I2} + C_{O1} = 105\,fF + 70fF = 175\,fF.$$

$$t_p = t_{pHL} = t_{pLH} = 0.69\,R\,C_L = 0.69 \cdot 1.5 \cdot 10^3 \cdot 175 \cdot 10^{-15} \approx 181\,ps \;\Rightarrow\; f_{osc} = 251\,MHz.$$

Biestable

Un **lazo cerrado** formado por un número **par** de inversores proporciona una salida estable.





El lazo cerrado actúa como una cadena infinita de inversores. Con un número par de inversores los nodos no conmutan por lo que la propiedad regenerativa de los inversores los lleva a valores extremos ('0' y '1'). La aplicación de estos inversores son las celdas de memoria (registros, memoria RAM,...).